文章来源：由「百度新聞」平台非商業用途取用"https://new.qq.com/rain/a/20191230A03B72"
元器件正朝著高速低耗小體積高抗干擾性的方向發展，這一發展趨勢對印刷電路板的設計提出了很多新要求。PCB設計是電子產品設計的重要階段，當電原理圖已經設計好后，根據結構要求，按照功能劃分確定采用幾塊功能板，并確定每塊功能板PCB外型尺寸、安裝方式，還必須同時考慮調試、維修的方便性，以及屏蔽、散熱、EMI性能等因素。需要工程人員確定布局布線方案，確定關鍵電路和信號線和布線方法細節，以及應該遵從的布線原則。PCB設計過程的幾個階段都必須進行檢查、分析和修改。整個布線完成后，再經過全面規則檢查，才能拿去加工。一、引言長期以來，設計人員往往將精力花在對程序、電原理、參數冗余等方面的核查上，卻極少將精力花在對PCB設計的審核方面，而往往正是由于PCB設計缺陷，導致大量的產品性能問題。PCB設計原則涉及到許多方方面面，包括各項基本原則、抗干擾、電磁兼容、安全防護，等等。對于這些方面，特別在高頻電路（尤其在微波級高頻電路）方面，相關理念的缺乏，往往導致整個研發項目的失敗。許多人還停留在“將電原理用導體連接起來發揮預定作用”基礎上，甚至認為“PCB設計屬于結構、工藝和提高生產效率等方面的考慮范疇”。許多工程師也沒有充分認識到該環節在產品設計中，應是整個設計工作的特別重點，而錯誤地將精力花費在選擇高性能的元器件，結果是成本大幅上升，性能的提高卻微乎其微。二、高速PCB設計在產品工程中，PCB的設計占據非常重要的位置，尤其在高頻電設計中。有一些普遍的規則，這些規則將作為普遍指導方針來對待。將高頻電路之PCB的設計原則與技巧應用于設計之中，則可以大幅提高設計成功率。（一）高速電路PCB的布線設計原則1．使邏輯扇出最小化，最好只帶一個負載。2．在高速信號線的輸出與接收端之間盡可能避免使用通孔，避免引腳圖形的十字交叉。尤其是時鐘信號線，需要特別注意。3．上下相鄰兩層信號線應該互相垂直，避免拐直角彎。4．并聯端接負載電阻應盡可能靠近接收端。5．為保證最小反射，所有的開路線（或沒有端接匹配的線）長度必須滿足下式：Lopen——開長路線度(inches)trise——信號上升時間（ns）tpd——線的傳播延遲（0.188nsin——按帶線特性）。幾種高速邏輯電路上升時間典型值：6．當開路線長度超過上式要求的值時,應使用串聯阻尼電阻器，串聯端接電阻應該盡可能地接到輸出端的引腳上。7．保證模擬電路和數字電路分開，AGND和DGND必須通過一個電感或磁珠連接在一起，并盡可能在接近AD轉換器的位置。8．保證電源的充分去耦。9．最好使用表面安裝電阻和電容。（二）旁路和去耦1．選擇去耦電容之前，先計算濾除高頻電流所需的諧振頻率要求。2．大于自諧頻率，電容器將變成電感性，從而失去去耦電容作用。應該注意，有些邏輯電路具有比常用去耦電容自身諧振頻率更高的頻譜能量。3．容器器自身具有的諧振頻率，稱之為自諧頻率。如果希望濾除的高頻4．要根據電路所含的RF能量、開關電路的上升時間，以及特別關注的頻率范圍計算所需的電容值，不要用猜測或是根據以前的一貫用法使用。5．計算地和電源平面的諧振頻率。以此二平面構筑的去耦電容能夠取得最大效益。6．對高速元件及蘊涵豐富RF帶寬能量的區域，應該使用多種電容并聯，以去除大頻寬的RF能量。也要注意：當在高頻，大電容變為電感性時，小電容還保持電容性，于某一特殊頻率將會組成LC諧振電路，造成無限大阻抗，因而完全失去旁路作用，若有此情況發生，使用單一電容會更為有效。7．在電路板所有電源輸入連接器邊，及上升時間快于3ns之元件的電源腳，設置并聯電容。8．在PCB電源輸入端及扳子的對角方向處，應該使用足夠大容量的電容器，保證電路切換狀態時產生的電流變化。對其他電路的去耦電容也應有同樣考慮，工作電流越大，所需的電容量就越大。以減小電壓和電流的脈動，提高系統的穩定性。因此，去耦電容肩負去耦和續流的雙重作用。9．如果使用了太多的去耦電容，當開機時會從電源吸收大量電流，因此，在電源輸出端應該放一群大電容來提供大電流量。（三）阻抗變換與匹配……
關鍵字標籤：Taiwan pcb design manufacturer-Cheer Time
|
最新消息
